CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名：R*****

发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
  • 电话号码：
  • Homepage：
  • 会员简介：

最新会员发布资源

  1. (VHDL)clook

    0下载量：
  2. 自己做的基于FPGH的数字钟实现，有调时、复位和暂停等功能。-Do their own realization of the digital clock on FPGH have stressed, the reset and pause functions.

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-01
    • 文件大小：245647
搜珍网 www.dssz.com