CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名：gd***

发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
  • 电话号码：
  • Homepage：
  • 会员简介：

最新会员发布资源

  1. shuzizhong

    0下载量：
  2. 实现简易的数字钟信号，由11个部分组成，顶层文件是数字钟。-To achieve a simple digital clock signal, by 11 parts, the top-level file is a digital clock.

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-05-09
    • 文件大小：1833798
搜珍网 www.dssz.com