CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名：林****

发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
  • 电话号码：
  • Homepage：
  • 会员简介：

最新会员发布资源

  1. frediv

    0下载量：
  2. 1:1占空比的分频器的VHDL实现，包括奇数和偶数分频。-1:1 duty cycle of the divider of the VHDL implementation, including the odd and even frequency.

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-05
    • 文件大小：876
搜珍网 www.dssz.com