CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名：少***

发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
  • 电话号码：
  • Homepage：
  • 会员简介：

最新会员发布资源

  1. VerilogHDLshejifengpingqihe32weijishuqi

    0下载量：
  2. 本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.-This paper presents the design using Verilog HDL language Frequency Divider and 32 counters.

  3. 所属分类：软件工程

    • 发布日期：2008-10-13
    • 文件大小：159000
搜珍网 www.dssz.com