CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:王***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. Clk50M_div_1HZ

    0下载量:
  2. Clk50M_div_1HZ,调试已通过,采用计数器分频 此实验采用计数器,将板载的50MHz时钟源分频为1Hz,分频的结果以LED灯的形式显示。下载电路至FPGA后,会发现LED0会以1Hz的频率闪动。-Clk50M_div_1HZ, using counter this study, frequency counter, onboard 50MHz clock frequency of 1Hz, frequency results in the form of LED lights di
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:324179
搜珍网 www.dssz.com