CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:mer***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. uart_verilog

    0下载量:
  2. 本工程主要是设计UART接收模块,UART发送模块以及通过COM口接收数据后又发送给PC的uart模块。-The project is mainly designed to UART receiver module, UART transmit module and receive data through COM port and then sent to the PC uart module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:101285
搜珍网 www.dssz.com