查看会员资料
用 户 名:*
发送消息- Email:用户隐藏
- Icq/MSN:
- 电话号码:
- Homepage:
- 会员简介:
最新会员发布资源
Timing_constraints(Xilinx)
- 详细介绍FPGA的时序逻辑设计,简要介绍时序设置需要注意的要点与重点,set up time and hold time and so on -Details of the timing of FPGA logic design, timing set to note briefly the main points and key, set up time and hold time and so on