CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:吴***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. Digital-Clock

    0下载量:
  2. 该文档完成了数显电子钟系统设计。能够对S(秒)、MIN(分)、Hr(小时)进行计时,按24小时计时制。采用Top_Down的设计方法。 -The document Digital electronic clock to complete the system design. Able to S (s), MIN (minutes), Hr (hour) time, according to the 24-hour clock system. Using Top_Down design met
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:797091
搜珍网 www.dssz.com