CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:shuo****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. clock

    0下载量:
  2. 利用FPGA控制,数码管显示,实现数字钟的功能,经过试验论证,完全可用。-Using FPGA control, digital display, digital clock function, demonstration, tested and fully available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:201106
搜珍网 www.dssz.com