CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:volde******

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. counter

    0下载量:
  2. 在Quartus环境下verilog语言编写的一个4位加数器,选择的是一位位进位,是学习时序的好例子-Quartus environment verilog language of a four addend, the choice is a binary, is a good example to learn the timing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:227885
搜珍网 www.dssz.com