CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:张***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. plljishi

    0下载量:
  2. 利用脉冲计数产生一个脉宽可调的脉冲,然后作为使能信号送给计数器。测试在具有不同相位时钟下的计数效果,太过设置计数频率,可发现不同相位的时钟计数差别,经验证-Pulse counting to generate a pulse width adjustable pulse, and then as an enabling signal is sent to the counter. Test in a different phase clock count, too set the count f
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:758397
搜珍网 www.dssz.com