CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:真*****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. exp15

    0下载量:
  2. 本实验的任务就是设计一个秒表,由于计时时钟信号为50MHz,因此需要对系统时钟进行500000分频才能得到。另外为了控制方便,需要一个复位按键、启动计时按键和停止计时按键,分别选用实验箱按键模块的KEY0、KEY1和 KEY2,按下KEY0,系统复位,所有寄存器全部清零;按下KEY2,秒表启动计时;按下KEY1,秒表停止计时,并且七段码管显示当前计时时间,如果再次按下KEY2,秒表继续计时,除非按下KEY0,系统才能复位,显示全部为0000--00。-The task of this exper
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:715095
搜珍网 www.dssz.com