CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:卢****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. EDAbaluqiangdaqi

    0下载量:
  2. 本系统共由抢答单元、答题单元和报警单元等三部分组成。 首次进行时,主持人设置答题时间,再按一次清零开关,报警器发出声音提示抢答开始,同时抢答锁存模块开始工作,抢答定时器开始减计数,并将时间通过译码电路显示在数码管上。当在规定的时间内,有选手抢答时,抢答锁存模块就将该选手的号码锁存,其他的选手的抢答无效,同时报警器发出警报,定时器停止工作,抢答时间和该选手的号码分别通过数码管显示出来。当规定的时间到并且没有人抢答,定时器递减到0,并通过译码器显示出00,同时报警器报警。 -The syst
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:11066
搜珍网 www.dssz.com