CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:Min****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. Timer

    0下载量:
  2. 用verilog语言实现的定时器。在DE2-70开发板上设计,七段数码管分别用于显示时/分/秒,并带有预置时间功能。-Timer verilog language. DE2-70 development board design, seven-segment digital tubes were used to display hours/minutes/seconds, with the function of the preset time.
  3. 所属分类:Other systems

    • 发布日期:2017-11-10
    • 文件大小:3179026
搜珍网 www.dssz.com