查看会员资料
用 户 名：zha****
发送消息- Email：用户隐藏
- Icq/MSN：
- 电话号码：
- Homepage：
- 会员简介：
最新会员发布资源
chuan2bing
- Verilog语言实现的串行输出转换位并行输出的程序代码，并生成模块电路图-module b_c(dout,clk,clr,din) output dout input [3:0] din input clk,clr reg dout reg [3:0] q reg [1:0] cnt always@(posedge clk) begin cnt<=cnt+1 if(clr