CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:h*****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. chengxu

    0下载量:
  2. 读取外部RAM的状态机 RAM接口OE,输出使能 WR,低电平写RAM AB【7:0】地址总线 DB【7:0】地址总线 //将RAM 0至127的数据读出并相加最后的结果存入地址254(低8位)255(高8位) -State machine reads the external RAM RAM interface OE Output Enable WR, low-level to write RAM AB [7:0] address bus DB [7:0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:3512
搜珍网 www.dssz.com