CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:H***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. test_pll_1

    0下载量:
  2. 该源码主要实现锁相环的功能,锁相环包括输入端,鉴相器,环路滤波器,压控振荡器,以及反馈信号,我们的目的是实现输入信号和反馈信号的同步,因此,该源码描述了如何让对信号进行跟踪,捕获和锁定,最后使其输入输出同步。-The source is mainly realize the function of phase-locked loop, phase-locked loop consists of input, phase discriminator, loop filter and the vol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:111870
搜珍网 www.dssz.com