CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:l**

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. mul24_out48

    0下载量:
  2. 24位数据和24数据相乘得到28位结果。注重面积的优化,采用时钟循环加减的做法。-24-bit data and 24 data obtained by multiplying 28 results. Focus on the area of ​ ​ optimization, the use of the clock cycle subtraction approach.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:675
搜珍网 www.dssz.com