CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:Pe***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. LabA1Design2

    1下载量:
  2. 设计模式比较器电路:电路的输入为两个8位无符号二进制数a、b和一个模式控制信号m;电路的输出为8位无符号二进制数y。当m=0时,y=MAX(a,b) 而当m=1时,则y=MIN(a,b)。要求用多层次结构设计电路,即调用数据选择器和比较器等基本模块来设计电路。-Design pattern comparator circuit: circuit input as two 8-bit unsigned binary numbers a, b and a mode control signal m
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1525
搜珍网 www.dssz.com