CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:yuzhu******

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. liushuishichazhaobiao

    0下载量:
  2. (一)取得I1,取得I2。 (二)正值化I1 和I2。 (三)正值化后的I1 和I2 送往查表。 (四)取得查表结果Q1_Sig 和Q2_Sig 然后相减-(a) to obtain I1, I2. (two) in I1 and I2. (three) in after I1 and I2 to the table. (four) obtain look-up table results of Q1_Sig and Q2_Sig and then subtracting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:857
搜珍网 www.dssz.com