CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:董***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. module-dapeng

    0下载量:
  2. 本代码基于FPGA实现了计时范围:00’00”00 ~ 59’59”99,显示的最长时间为59分59 秒的功能。数字秒表的计时精度是10ms。显示工作方式:a、用八位数码管显示读数 b、用两个按钮开关(一个按钮使秒表复位,另一个按钮控制秒表的启动/暂停)-This code based on FPGA to realize the timing range: 00 00 00 ~ 59 59 "99," according to the function of the maximum
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4428
搜珍网 www.dssz.com