CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名：毛***

发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
  • 电话号码：
  • Homepage：
  • 会员简介：

最新会员发布资源

  1. half_sub

    0下载量：
  2. 用Verilog语言实现的半加器功能，非常好的例程。-Verilog language implementation with half adder function, very good routine.

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-03
    • 文件大小：233802
搜珍网 www.dssz.com