CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:n****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. vedic-multiplier-for-16-bit-input-data

    0下载量:
  2. vedic multiplication is used to implement on FPGA. here the vdic multipler uses urdhwa tiryakhbyam sutra to multiply 16 bit numbers, which is applicable for all data type numbers. This uses vertical and cross wise multiplication process. The out
  3. 所属分类:software engineering

    • 发布日期:2017-04-15
    • 文件大小:7094
搜珍网 www.dssz.com