CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:赵***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. S1_38yima_NEW

    0下载量:
  2. 本次实验主要实现一个 3/8 译码器,在本实验的程序中是由 SW1、 SW2、 SW3 分别对应三位的二进制。 SW3 SW2 SW1 : 所对应数字及二极管 0 0 0 : 0 DD1 0 0 1 : 1 DD2 0 1 0 : 2 DD3 0 1 1 : 3 DD4 1 0 0 : 4 DD5 1 0 1 : 5 DD6 1 1 0 : 6 DD7 1 1 1 : 7 DD8-This experiment mainly to achie
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:63634
搜珍网 www.dssz.com