查看会员资料
用 户 名:徐****
发送消息- Email:用户隐藏
- Icq/MSN:
- 电话号码:
- Homepage:
- 会员简介:
最新会员发布资源
counter
- verilog 写的一个增减计数器的例子,可用于位同步时钟提取中,已经经过验证,可直接添加到自己的工程中。-Verilog write an increase or decrease the counter example, can be used to extract a synchronous clock, has been validated and can be directly added to your project.