CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:李****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. DC-Adder_Array

    0下载量:
  2. 要求采用快速进位链(Look Ahead)设计一个21位加法器; 2) 采用结构化的设计方法,所有加法器均采用步骤1)的21位加法器; 3) 在加法器阵列中加入流水线结构(Pipelinc),输入连续送数,输出连续出结果,流水线填满后每拍输出一个结果; -1) requires the use of fast carry chain (Look Ahead) design a 21-bit adder 2) the use of structured design metho
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6832
搜珍网 www.dssz.com