CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:小***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. test4

    0下载量:
  2. 本实验要求完成一个二十进制的计数器,并且通过数码管进行静态显示。在 实验中时, 选择系统时钟作为输入时钟( clk),,用两个按键输入, 当键 8 高电平, 进行复位,当键 8 低电平,键 7 高电平时,进行时能计数,所计的数在数码管上 进行显示。-This experiment requires the completion of a two-decimal counter and through digital static display. In the experiment,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:272295
搜珍网 www.dssz.com