CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名：王****

发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
  • 电话号码：
  • Homepage：
  • 会员简介：

最新会员发布资源

  1. ex_2

    0下载量：
  2. FPGA 代码,可以作为练习VIVADO的使用于学习- CS_r[0] < CS CS_r[1] < CS_r[0] wrreq_r[0] < wrreq wrreq_r[1] < wrreq_r[0] READ_sig_old[0] < READ_sig READ_sig_old[1] < READ_sig_ol

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-05-05
    • 文件大小：8498
搜珍网 www.dssz.com