CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:ylw***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. [verilog]dcfifo_256x32

    0下载量:
  2. Dual-Clock FIFO, Depth: 256 Width: 32 USEDW: Y FULLL:Y EMPTY:Y-This is self-defined Dual-Clock FIFO, using logic lut resources.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-20
    • 文件大小:1024
搜珍网 www.dssz.com