CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名：lik***

发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
  • 电话号码：
  • Homepage：
  • 会员简介：

最新会员发布资源

  1. ADC_SA_8bit

    0下载量：
  2. the successive approximation part of the circuit. trial_root is loaded with value 8'b1000_0000 on the rising egde that makes count = 3'b000.

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-03
    • 文件大小：7168
搜珍网 www.dssz.com