CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名：1*****

发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
  • 电话号码：
  • Homepage：
  • 会员简介：

最新会员发布资源

  1. ls12_mux16

    1下载量：
  2. 一个16位乘法器的veriolog语言实现。使用初学着。-A 16-bit multiplier veriolog language. Use a novice.

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2014-04-07
    • 文件大小：982016
搜珍网 www.dssz.com