CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:金***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. VerilogHDL_design_rule

    0下载量:
  2. 自己在设计中的总结的设计要点,其中经历了几个项目,把其中的心得里路在其中,希望对各位同学和同事有帮助-Themselves in the design summary of the design features, which has gone through several projects, which experience the mile in which you want to help students and colleagues
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:101380
搜珍网 www.dssz.com