CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:j*****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. Simplebeep

    0下载量:
  2. FPGAs can easily implement binary counters. Let s start with a 16-bits counter. Starting from the 25MHz clock, we can simply "divide the clock" using the counter. A 16 bits counter counts from 0 to 65535 (65536 different values). The highest bit of
  3. 所属分类:SCM

    • 发布日期:2017-03-28
    • 文件大小:602
搜珍网 www.dssz.com