资源列表
FPGA等精度频率计
- 先预置一个闸门信号,将该闸门信号作为D触发器的输入端,将被测信号作为D触发器的时钟,当闸门信号有效的时候(即从0到1的时候),在被测信号的上升沿来临的时候,闸门信号被送到D触发器的Q端口。D触发器的Q端口分别连接两个计数器,一个计数器对基准时钟计数(板子上的50M时钟或者用锁相环倍频后的高速时钟),另一个计数器对被测信号计数。当闸门信号有效被送到Q端口的时候,使能这两个计数器进行计数,当基准时钟计数到1s的时候,闸门信号拉低,无效(产生时间宽度为1s的闸门),计算这1s的时间内,被测信号计数了多
i2core_slave.v
- 高手编写的i2c的IP,i2core_slave,用于slave从设备通信。
DES veilog 源码
- DES veilog 源码 apb 总线 控制 简单易学 清晰明了
AD7606_NiosII_ucosII系统开发
- 实现AD7606基于Nios II CPU下的多路离子采集电路设计 可实现8通道 16位 250Ksps的数据采集在UcosII实时操作系统下完成数据采集与网口传输
CAN总线verilog控制器-MCP2515
- MCP2515的FPGA驱动代码,收发均可,测试通过
AHB_SRAM
- AHB_SRAM的设计验证代码,比较简单的小项目
基于FPGA的44矩阵键盘检测设计
- 完成了基于FPGA的矩阵键盘检测设计,使用verilog编程语言,完成了仿真测试验证
矩阵计算
- 用于矩阵计算的Verilog源代码,实测可用,欢迎下载。
verilog 实现cameralink
- 利用verilog实现cameralink的收发功能。
verilog实现sata2传输协议
- 基于verilog实现sata传输协议以及接口操作功能。
verilog实现can总线
- 基于verilog实现can总线通信协议及接口操作。
c词法分析器.doc
- c词法分析器.doc