CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .59 .60 .61 .62 .63 194864.65 .66 .67 .68 .69 ... 199236 »
  1. 1

    0下载:
  2. 短信接口,java实现到短信接口代码,用于和手机短信进行连接(SMS interface, Java implementation to SMS interface code.)
  3. 所属分类:手机短信编程

    • 发布日期:2018-05-01
    • 文件大小:1kb
    • 提供者:1230s
  1. guildbank

    0下载:
  2. MuOnline Guild Bank 97-Season 2
  3. 所属分类:其他

    • 发布日期:2018-05-01
    • 文件大小:2.53mb
    • 提供者:r00tme
  1. Python3-廖雪峰

    0下载:
  2. Python 学习的书籍,廖雪峰的Python 学习教程用书(Python Learning Books, Liao Xuefeng's Python Learning Tutorial Book)
  3. 所属分类:数值算法/人工智能

  1. 864994

    0下载:
  2. 很好用的串口开发类 Very easy to use the serial development class()
  3. 所属分类:Windows编程

    • 发布日期:2018-05-01
    • 文件大小:7kb
    • 提供者:UON-98480
  1. inlineipsertion

    0下载:
  2. 很好的一个聊天工具 A good chat tool()
  3. 所属分类:界面编程

    • 发布日期:2018-05-02
    • 文件大小:227kb
    • 提供者:UON-98480
  1. BP Matlab

    0下载:
  2. BP神经网络算法代码 ,可以用来分类与预测(BP neural network algorithm code can be used for classification and prediction.)
  3. 所属分类:数学计算

    • 发布日期:2018-05-01
    • 文件大小:11kb
    • 提供者:筱旭呀
  1. at7_ex01

    0下载:
  2. 8个LED执行流水灯。流水灯依次循环点亮。基于vivado平台编写的Verilog代码(The 8 LED executes the flow light. The flow light is turned on and out in turn. Verilog code based on vivado platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:512kb
    • 提供者:24fh
  1. at7_ex03

    0下载:
  2. 使用FPGA内部的PLL产生时钟,计数器循环计数驱动LED闪烁。基于vivado平台编写的Verilog代码(Use FPGA's internal PLL to generate clock, counter cycle counting drive LED flicker. Verilog code based on vivado platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:721kb
    • 提供者:24fh
  1. at7_ex04

    0下载:
  2. 通过LED闪烁控制器的代码,使用Vivado工具配置定义一个IP核,在用户工程中可随意添加这个IP核作为设计的一部分,如同Vivado自带的IP核一样方便调用和集成。(Through the code of the LED scintillation controller, the Vivado tool is configured to define a IP core, and the IP kernel can be added as part of the design at rando
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:1.75mb
    • 提供者:24fh
  1. at7_ex05

    0下载:
  2. 实现PC端通过UART发送数据到FPGA,FPGA将所接收到的数据同样是通过UART原本不动的发回给PC端。(The PC terminal sends data to FPGA through UART. FPGA sends the received data back to the PC end by UART.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:736kb
    • 提供者:24fh
  1. chapter_GA

    0下载:
  2. 基于GA优化的SVM算法,它可以被用于预测分类(SVM algorithm based on GA optimization for prediction classification)
  3. 所属分类:matlab例程

    • 发布日期:2018-05-01
    • 文件大小:2kb
    • 提供者:筱旭呀
  1. Market For 97b, 99b, 99XT

    0下载:
  2. Best Market for MuOnline Season 1
  3. 所属分类:其他

    • 发布日期:2018-05-01
    • 文件大小:3.76mb
    • 提供者:r00tme
« 1 2 ... .59 .60 .61 .62 .63 194864.65 .66 .67 .68 .69 ... 199236 »
搜珍网 www.dssz.com