CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

  1. dct

    0下载:
  2. Discrete Cosine Transform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:530byte
    • 提供者:siavosh
  1. LED

    0下载:
  2. 这是一个用VHDL编写的LED显示程序,该程序虽然简单,但对一个初学的人来说也未必用不到,所以上传,希望能有人用到-This is a VHDL prepared with LED display program, the program is simple, but for a beginner who may not be less than, so upload the hope was to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:530byte
    • 提供者:wangkai
  1. rotary_led

    0下载:
  2. module rotary_led(clk,reset,R_A,R_B,LED_DATA) input clk -module rotary_led(clk,reset,R_A,R_B,LED_DATA) input clk
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:530byte
    • 提供者:lance
  1. hanmingam1

    0下载:
  2. VHDL语言的(7,4)汉明码编码的设计。-VHDL language (7,4) hamming code design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:530byte
    • 提供者:mengxin
  1. f2341was

    0下载:
  2. programming for image modulation in vhdl code to enhance qualty
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:530byte
    • 提供者:black
  1. edge-detec

    0下载:
  2. 所有边缘检测代码,sobel,roberts,拉普拉斯算子-All edge detection code, sobel, roberts, Laplacian
  3. 所属分类:2D Graphic

    • 发布日期:2017-04-05
    • 文件大小:530byte
    • 提供者:xll77
  1. Program2

    0下载:
  2. 将8位待测预置数作为外部输入信号,即可以随时改变序列检测器中的比较数据。写出此程序的符号化单进程有限状态机。-The 8-bit pre-measured as the number of external input signal, which can change at any time in the sequence comparison of the data detector. Write the symbol of this process a single process fini
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:530byte
    • 提供者:釉雪Dreamer
  1. DEM_TUY_CHON

    0下载:
  2. Card count any show thị led 7 segment-Card count any show thị led 7 segment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:530byte
    • 提供者:minhthea8
  1. surface-of-the-earth

    0下载:
  2. 本例代码需要专门的vrml浏览器浏览,本例代码是地质表面,可以使用texture为地表贴图,在建大型三维地质场景时可以直接链接此例插入场景-This case, the code requires specialized vrml browser browsing this case, the code is a geological surface, you can use the texture surface texture in the construction of large thr
  3. 所属分类:3D Graphic

    • 发布日期:2017-11-12
    • 文件大小:530byte
    • 提供者:江江
  1. adder16_2

    0下载:
  2. 16位2级流水线加法器的verilog设计-16 2 pipeline adder Verilog design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:530byte
    • 提供者:张山
  1. ppm_tb

    0下载:
  2. PPM编码器的测试文件,可以测试PPM编码是否正确-PPM encoder test file, you can test whether the correct PPM encoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:530byte
    • 提供者:yb
  1. ef

    0下载:
  2. 使用C语言对位图文件的头信息进行读取,从而对图像进行直方图均衡化处理和灰度变换。-Using the C language header bitmap file for reading, so the image histogram equalization processing and gray-scale transformation.
  3. 所属分类:Picture Viewer

    • 发布日期:2017-04-12
    • 文件大小:530byte
    • 提供者:徐小敏
搜珍网 www.dssz.com