CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .77 .78 .79 .80 .81 8682.83 .84 .85 .86 .87 ... 199236 »
  1. SPIADS7816

    0下载:
  2. SPI接口的ADS7816,其输出数据的格式是最高有效位(B11位)在前,当最低有效 位(B0位)输出后,若CS变为高电位,则一次转换结束,最高转换速度200kHz-。-This is the serial AD acquisition of reading and writing chip ADS7816 procedure for the Keil compilerthe output data format is the most significant bit (B11-bit) in
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-29
    • 文件大小:957byte
    • 提供者:LBL
  1. D-flip-flop

    0下载:
  2. Verilog的简单D触发器设计-Simple D flip-flop in Verilog design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:957byte
    • 提供者:陈俊辉
  1. demo110

    0下载:
  2. 状态机,检测状态110,小演示程序,可直接运行,verilog hdl-State machine, the detection state 110, a small demo program can be run directly, verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:957byte
    • 提供者:
  1. PolyClip

    0下载:
  2. code for polygon clipping algorithm
  3. 所属分类:2D Graphic

    • 发布日期:2017-04-11
    • 文件大小:957byte
    • 提供者:Darwin
  1. SFIFO_8960

    0下载:
  2. 异步FIFO设计,简单适用,非常好用,节省资源。-Applicable asynchronous FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:957byte
    • 提供者:liqiru
  1. ps_transfer

    0下载:
  2. verilog HDL语言编写的8位并串转换,使用状态机实现可综合-Using verilog HDL language realize parallel-to-serial conversion, using the state machine to achieve ,can comprehense
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:957byte
    • 提供者:hedy
  1. VHDL_full_subtractor

    0下载:
  2. VHDL program_ A 4-bit subtractor by using 4 one-bit full-subtractor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:957byte
    • 提供者:mahsa
  1. frequency_cnt

    0下载:
  2. 频率计数器的设计,精确度不是很好,但是还是实现了功能。-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:957byte
    • 提供者:zhangyang
  1. mux

    0下载:
  2. 对20MHZ时钟进行分频。之后用分频后的频率作为时钟信号同步后级的模16计数器。4位计数器输出信号可以用来控制MUX进行数据通道的定时采集。-To 32 magnitude optional 20 MHZ clock frequency division.After using crossover frequency as the clock signal synchronization after level 16 counter modules.Four counter output sig
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:957byte
    • 提供者:曾玉
  1. main3

    0下载:
  2. PIC18f26K22 main for Pulse width modulation(PWM).PIC18f26K22 main for Pulse width modulation(PWM).
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:957byte
    • 提供者:paras maharjan
  1. aarco-pic-programming-files-day-27-i2c-01

    0下载:
  2. connect serial i2c eeprom with pic16f877a using ccs c
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:957byte
    • 提供者:Shahbaz Parviez
  1. 1

    0下载:
  2. avr单品机的应用,arduino的一个简单测试程序,打印出hello world-AVR application of a single product, Arduino a simple test program, print out Hello World
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:957byte
    • 提供者:朱因东
« 1 2 ... .77 .78 .79 .80 .81 8682.83 .84 .85 .86 .87 ... 199236 »
搜珍网 www.dssz.com