CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .78 .79 .80 .81 .82 8783.84 .85 .86 .87 .88 ... 199236 »
  1. 67506279MATLAB-FSK

    2下载:
  2. 用MATLAB产生FSK调制信号 1.实验要求: (1)随机产生一个包含十个元素的数组,该数组中的元素非0即1,用作FSK信号的输入数据。 (2)对该数组中的二进制数进行FSK调制,0调制在5000Hz上,1调制在8000Hz上,码元速率为200码元/秒。 (3)画出所产生的FSK信号的时域图形和频域图形。
  3. 所属分类:图片显示浏览

    • 发布日期:2008-10-13
    • 文件大小:962byte
    • 提供者:梁林
  1. 18b20

    0下载:
  2. 该功能主要是利用温度传感器进行测温,用51单片机控制。-The main function is to use the temperature sensors temperature measurement, with 51 SCM control.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:962byte
    • 提供者:刘进
  1. vhdlcodes1

    0下载:
  2. vhdl programs for 4 bit ripple carry adder in structural and behavioural modelling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:962byte
    • 提供者:mohankrrishna
  1. crc1212

    0下载:
  2. CRC16校验程序,很有用,采用比特输入.并将编码和译码写在一个程序中,直接可以用-CRC16 checksum procedure is useful, the use of bit input. And written in the encoding and decoding a program, can be used directly
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:962byte
    • 提供者:zhanghao
  1. Untitled2

    0下载:
  2. 基于小波变换的图像数字水印技术 其中包括对图像的攻击 水印嵌入和提取的过程-Wavelet-based image watermarking techniques, including the attack on the image watermark embedding and extraction process
  3. 所属分类:Wavelet

    • 发布日期:2017-04-05
    • 文件大小:962byte
    • 提供者:
  1. fft015

    2下载:
  2. 基于MATLAB的GS算法的高斯光束整形设计-Designof BinaryOptical Element withMATLAB
  3. 所属分类:Wavelet

    • 发布日期:2017-04-04
    • 文件大小:962byte
    • 提供者:tong
  1. keypad

    0下载:
  2. 4x4 keypad interfacing with 8051 microcontroller
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:962byte
    • 提供者:ansukl
  1. Multiplier-code-with-testbench

    0下载:
  2. VHDL code for synthesizable Multiplier with testbench
  3. 所属分类:VHDL-FPGA-Verilog

  1. Yeni-Metin-Belgesi

    0下载:
  2. it commands system 3d graph
  3. 所属分类:3D Graphic

    • 发布日期:2017-04-12
    • 文件大小:962byte
    • 提供者:dsd
  1. serial

    0下载:
  2. 此为Verilog写的功能测试函数,主要用于模块的测试,本程序已调试成功。-This is the function of test functions written in Verilog, mainly used in the test module, the program has been successful debugging.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:962byte
    • 提供者:尹框
  1. retirement_phy3_1

    0下载:
  2. calculate interest for GIS worker
  3. 所属分类:GIS program

    • 发布日期:2017-04-12
    • 文件大小:962byte
    • 提供者:Yi
  1. vivado2016.2-license

    0下载:
  2. Vivado Design Suite v2016.2版本license-the license of Vivado Design Suite v2016.2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:962byte
    • 提供者:ranbowang
« 1 2 ... .78 .79 .80 .81 .82 8783.84 .85 .86 .87 .88 ... 199236 »
搜珍网 www.dssz.com

浏览历史记录

关闭