CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .30 .31 .32 .33 .34 9135.36 .37 .38 .39 .40 ... 199241 »
  1. syn_fifo

    0下载:
  2. A Verilog descr iption of a synchronous FIFO memory circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:980byte
    • 提供者:balloo
  1. nxn_multiplier

    0下载:
  2. Verilog module for hardware N x N multiplier using generate keyword.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:980byte
    • 提供者:ifusmell
  1. CBlinkText

    0下载:
  2. Symbian下实现的自定义Label控件,实现文本的闪烁-Symbian achieve a custom Label control, to achieve the text blink
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-06
    • 文件大小:980byte
    • 提供者:张成飞
  1. snake2

    0下载:
  2. 贪食蛇---51单片机程序,一个8x8的点阵加上下左右四个按钮控制方向,控制蛇的行走-Snake--- 51 SCM program, a 8x8 lattice with four buttons control left and right, under the direction, control, walking snake
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-02
    • 文件大小:980byte
    • 提供者:
  1. MAX1076

    0下载:
  2. MAX1076AD 转换芯片 控制器 VHDL实现-MAX1076AD conversion chip controller VHDL implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:980byte
    • 提供者:flykite
  1. 01

    0下载:
  2. 二位数值比较器 奇偶校验器 七段显示译码器-Comparison of two numerical control device parity seven segment display decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:980byte
    • 提供者:叶晓晓
  1. AD0809-VHDL

    0下载:
  2. ADC0809模数转换器 VHDL 代码,用数码管显示值-ADC0809 ADC VHDL code, with digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:980byte
    • 提供者:zcp2403
  1. liangzhu

    0下载:
  2. verilog 写的 “梁祝”乐曲演奏电路-erilog wrote " The Butterfly Lovers" music concert circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:980byte
    • 提供者:陈智恒
  1. frequency---base-on-verilog

    0下载:
  2. 基于verilog的数字频率计设计(源码)-frequency design base on verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:980byte
    • 提供者:afei
  1. RTC877sample

    0下载:
  2. RTC with 16F877 program Microcode
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-03
    • 文件大小:980byte
    • 提供者:arturo
  1. paobiao

    0下载:
  2. 本源码是用verilog编写的FPGA程序,其中包括了数字跑表模块和RS触发器模块。-The source code is written in verilog FPGA programs, including digital stopwatch module and the RS flip-flop modules.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:980byte
    • 提供者:黄华
  1. Radix_4

    0下载:
  2. Verilog for radix algo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:980byte
    • 提供者:kartik
« 1 2 ... .30 .31 .32 .33 .34 9135.36 .37 .38 .39 .40 ... 199241 »
搜珍网 www.dssz.com

浏览历史记录

关闭