CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .40 .41 .42 .43 .44 191145.46 .47 .48 .49 .50 ... 199241 »
  1. main

    0下载:
  2. Simplest VHDL code, flashing LEDs, for spartan 3an7-Simplest VHDL code, flashing LEDs, for spartan 3an700
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:928byte
    • 提供者:kvasir
  1. syn_fifo

    0下载:
  2. 同步FIFO的源代码(单时钟),使用SystemVerilog语言实现-Synchronous (single clock) FIFO,using SystemVerilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:928byte
    • 提供者:张三
  1. 74ls299

    0下载:
  2. VHDL code for IC 742-VHDL code for IC 74299
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:928byte
    • 提供者:Farhang
  1. RAOM

    0下载:
  2. 此包为两个程序,一个为八三编码器,一个为RAM存储器,程序完全能运行-This package of two programs, one for 83 encoder, a RAM memory, the program is fully capable of running
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:928byte
    • 提供者:马付涛
  1. s51wdandtimerint

    0下载:
  2. s51看门狗和定时中断的写法,汇编语言编写-s51 watchdog timer interrupt the wording written in assembly language
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:928byte
    • 提供者:ii
  1. To-and-key

    0下载:
  2. 使用GCCAVR轻松启动T0.第一个程序,秀一下。-Use GCCAVR easily start T0 first program, the show.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-01
    • 文件大小:928byte
    • 提供者:diki
  1. verilocode1

    0下载:
  2. verilog code1 of 32bit divider is uploaded
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:928byte
    • 提供者:rashmi
  1. uart_rx

    0下载:
  2. 硬件描述语言设计的串口UART 接收源代码。-VerilogHDL UART RX RTL SOURCE CODE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:928byte
    • 提供者:zengshengjin
  1. RX-OS

    0下载:
  2. SD card test to receive data
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-08
    • 文件大小:928byte
    • 提供者:oussama
  1. SIG_CLK

    0下载:
  2. 四分频,四个相位的时钟输出,FPGA,vhdl,xilinx-Divided by four, four-phase clock output, FPGA, vhdl, xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:928byte
    • 提供者:lal
  1. core

    0下载:
  2. 串转并的电路转换器,并包含testbench。-The converter circuit about serial to parrel, including testbench.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:928byte
    • 提供者:Dante.W
  1. flash

    0下载:
  2. 用Verilog写的FLASH测试程序。先向FLASH里面写数据,然后再将数据读出来做比较。-Written using Verilog FLASH test program. Xianxiang FLASH write data inside, and then read out the data for comparison.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:928byte
    • 提供者:Daniel
« 1 2 ... .40 .41 .42 .43 .44 191145.46 .47 .48 .49 .50 ... 199241 »
搜珍网 www.dssz.com