CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .78 .79 .80 .81 .82 194783.84 .85 .86 .87 .88 ... 199241 »
  1. 8by8

    0下载:
  2. assembly program for AVR128 multiplication of 8 bit Using AVR Studio 4
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:749byte
    • 提供者:wildsurf
  1. beep

    0下载:
  2. 通过用开发板上的蜂鸣器来实现发出警车鸣笛声-With the development board through the buzzer to send police car siren sound to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:749byte
    • 提供者:崔冬博
  1. key

    0下载:
  2. 基于ATmega128、IAR FOR AVR 写的矩阵键盘程序-Based on ATmega128, IAR FOR AVR program written in matrix keyboard
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-01
    • 文件大小:749byte
    • 提供者:杨过
  1. ADC12

    0下载:
  2. msp430单片机的ADC芯片驱动模块程序-msp430 microcontroller chip ADC driver module program
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-06
    • 文件大小:749byte
    • 提供者:马作伟
  1. pinlvji

    0下载:
  2. 频率计,51单片机用计数器做的,可以用来测频率。一般的课程设计可能会有用。-Frequency counter, the counter to do with the microcontroller 51 can be used to measure the frequency. The general curriculum design may be useful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:749byte
    • 提供者:吴程序
  1. BRAT

    0下载:
  2. early branch rename table-store rename table once the branch instruction comes in. Used in out of order pipeline processor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:749byte
    • 提供者:Isabella Ni
  1. dianziqin-music-bofangEDA

    0下载:
  2. EDA编程 电子琴乐曲播放 EDA程序VHDL语言-Keyboard music playing eda program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:749byte
    • 提供者:liang
  1. 2

    0下载:
  2. Veriilog小程序,能实现特定功能。-Veriilog procedures to achieve specific functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:749byte
    • 提供者:于飞
  1. foobarUtility

    0下载:
  2. Small DrawText method for .NET Micro Framework
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:749byte
    • 提供者:Jizosan
  1. add

    0下载:
  2. 用verilog实现的可综合的16位和32位加法器,经过验证了。-Implementation addition with verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:749byte
    • 提供者:yangyang
  1. 1.3V-default

    0下载:
  2. 這是一個適用於1.8V轉1.3V必迴路 在1Mhz頻率下 RLC各為 25m 4.7u 10u 給有需要的同學作為參考-This is one for 1.8V 1.3V will turn 1Mhz frequency RLC circuit at each 25m 4.7u 10u to needy students as a reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:749byte
    • 提供者:王宇揚
  1. m

    0下载:
  2. 这是vhdl编写的产生7位m序列的程序,类比可以产生更多为的。而m序列即可作为输入测试信号,也可以模拟噪声。-It is written vhdl 7 m sequence generation process, can produce more for the analogy. The m-sequence can be used as an input test signal, it can simulate noise.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:749byte
    • 提供者:殷超
« 1 2 ... .78 .79 .80 .81 .82 194783.84 .85 .86 .87 .88 ... 199241 »
搜珍网 www.dssz.com