CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .00 .01 .02 .03 .04 195105.06 .07 .08 .09 .10 ... 199236 »
  1. amp

    1下载:
  2. 实现乘法和加法功能的Verilog HDL 硬件描述语言-Multiplication and filtering functions to achieve the main frame
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:731byte
    • 提供者:123
  1. vhdlcodes3

    0下载:
  2. VHDL coding for 2 to 4 decoder in dataflow modelling and for 4 bit parity checker in behavioural and for 3 bit parity generator in behavioural.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:731byte
    • 提供者:mohankrrishna
  1. myCounter_top

    0下载:
  2. A simple Counter code inculdes core of ICON VIO ILA, works on ISE 12.2 and chipscope to test the board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:731byte
    • 提供者:DANIEL PAN
  1. mul2

    0下载:
  2. 可实现输入的2个一位十进制数的乘法运算。要求:输入提供十个数字键,先转化为8421码,再运算,输入的数据和输出结果都要以七段显示译码器显示出来(仿真波形)。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal multiplication. Requirements: Enter the ten numeric keys provided, the first transformed into 8,421 yar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:731byte
    • 提供者:weight
  1. JMUX3TO1_vhdl

    0下载:
  2. This source are usefull function in VHDL for Transfer MCU Data betwine FPGA 3 port 8bit s wide Mux -This source are usefull function in VHDL for Transfer MCU Data betwine FPGA 3 port 8bit s wide Mux
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:731byte
    • 提供者:jeong
  1. xiaodou

    0下载:
  2. 主要用于4x4键盘输入消抖,消抖作为键盘操作的主要考虑因素,因此在Verilog消抖具有重要的作用。-Used 4x4 keyboard debounce, debounced keyboard operation as a major consideration, so shaking in Verilog consumer has an important role.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:731byte
    • 提供者:changlingku
  1. multiply

    0下载:
  2. 四位加法器的VHDL代码,实现四位加法器FPGA实现。-Four adder VHDL code to achieve the four adder FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:731byte
    • 提供者:汪云
  1. CRC-8

    1下载:
  2. VHDL code for CRC-8 computing using 32 bit input (parallel)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:731byte
    • 提供者:stefanovic
  1. matlab3

    0下载:
  2. 采用MATLAB中的函数filter2对受噪声干扰的图像进行均值滤波和图像的自适应魏纳滤波-Using MATLAB functions filter2 in the noise of the images by means of adaptive filtering and Weiner filtering the image
  3. 所属分类:2D Graphic

    • 发布日期:2017-04-10
    • 文件大小:731byte
    • 提供者:米线
  1. uart

    0下载:
  2. PC机上开串口调试助手,发送一个字符到开发板(中间通过串口线相连) FPGA收到字符后,回发给PC机上,在串口助手上显示 -Open the PC serial debugging assistant, to send a character to the development board (middle connected by a serial line) After the FPGA received character is sent back to the PC, is
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:731byte
    • 提供者:jame
  1. cam350_viewout

    0下载:
  2. cam350 7.0等版本在导入gerber后,笔记本电脑中没有+、- 键往往很痛苦于图面的放大、缩小,特开发了放大、缩小的宏指令,可以在软件中macro中指定hotkey,如F11为缩小,F12为放大。如此可以很方便啦。很好用哦-cam350 7.0 and other versions after importing gerber, no laptop+ and- keys are often very painful enlarged drawing in and out, especia
  3. 所属分类:Picture Viewer

    • 发布日期:2017-04-05
    • 文件大小:731byte
    • 提供者:spark
  1. liubianxing3

    0下载:
  2. 蜂窝小区的仿真实现,7个小区形成区群,随机分布100个用户-Cell simulation implementation of seven plot formation zone groups, the random distribution of 100 users
  3. 所属分类:Graph Drawing

    • 发布日期:2017-04-12
    • 文件大小:731byte
    • 提供者:杨光
« 1 2 ... .00 .01 .02 .03 .04 195105.06 .07 .08 .09 .10 ... 199236 »
搜珍网 www.dssz.com

浏览历史记录

关闭