CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .42 .43 .44 .45 .46 198147.48 .49 .50 .51 .52 ... 199236 »
  1. fast_divider

    0下载:
  2. 快速除法器,采用循环移位相减算法。 已经通过仿真。-Quick divider using cyclic shift subtraction algorithm. Simulation has been passed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:569byte
    • 提供者:neimty
  1. VHDLpaomadeng

    0下载:
  2. 通过VHDL语言来实现类似跑马灯的控制,通过高电平的转移来实现灯光的转移,利用QuartusII开发平台-Through the VHDL language to achieve similar Marquee control, transfer through the high level to achieve the transfer of light, using QuartusII development platform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:569byte
    • 提供者:常云飞
  1. sram

    0下载:
  2. 实现单端口SRAM,地址4比特即一共16个寄存单元,数据4比特说明每个单元有四个寄存器,一共64个D-Single-port SRAM, 4-bit address that is a total of 16 storage units, data 4-bit instructions each unit has four registers, a total of 64 DFF
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:569byte
    • 提供者:宫廷
  1. clock

    0下载:
  2. 时钟程序,实现ISM电路板自动产生时钟,是某大学的VHDL实验-Clock program to realize the clock automatically generated ISM board, VHDL is a university experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:569byte
    • 提供者:wu
  1. led_flow

    0下载:
  2. 利用状态机来实现8为的跑马灯,时间间隔为1S,输入的时钟为50MHz。-Use of state machine 8 in order to Marquee, the time interval for the 1S, the input clock is 50MHz.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:569byte
    • 提供者:仝信
  1. matrix_interleaver

    0下载:
  2. code for s-box and matrix interleaving.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:569byte
    • 提供者:kalidas
  1. BCD2LED

    0下载:
  2. bcd to led decoder file-bcd to led decoder file..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:569byte
    • 提供者:praveenkumardr
  1. light

    0下载:
  2. VHDL的简单流水灯程序,实现八段数码管从中间到两边再从两边到中间依次点亮-VHDL simple light water program, eight digital tube from the middle to both sides from both sides to the middle followed by light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:569byte
    • 提供者:lijiaxi
  1. ps2_keyboard_test

    0下载:
  2. FPGA通过ps2接收键盘数据,然后把接收到的字母A到Z键值转换相应的ASII码,通过串口发送到PC机上。 实验时,需要接键盘,还要用调试助手,下载程序后,在键盘上按下一个键,比如A,则在PC调试助手上可看到A -FPGA receives data via the keyboard ps2, and then received the letters A through Z keys corresponding conversion ASII code sent to the PC v
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:569byte
    • 提供者:jame
  1. FIR_lowpass

    0下载:
  2. FIR低通滤波功能,可实现低频段滤波,效果良好-FIR low-pass filtering function can achieve low frequency filtering, to good effect
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:569byte
    • 提供者:李佩青
  1. VGA_SYNC

    0下载:
  2. VGA_SYNC is a part of VGA controller, base d on Spartan 3 chip, use for show bar color picture in screen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:569byte
    • 提供者:yang gao
  1. CRC-code-realization

    0下载:
  2. 该代码主要用来实现通信中的数据帧里CRC校验功能-The code is used to realize the function of CRC check in telecommunication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:569byte
    • 提供者:徐以为
« 1 2 ... .42 .43 .44 .45 .46 198147.48 .49 .50 .51 .52 ... 199236 »
搜珍网 www.dssz.com