CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .91 .92 .93 .94 .95 198496.97 .98 .99 .00 .01 ... 199236 »
  1. GetIntersectPoint

    0下载:
  2. 该程序用语计算两线段的焦点。分别传入两线段的端点坐标,返回交点坐标。
  3. 所属分类:2D图形编程

    • 发布日期:2008-10-13
    • 文件大小:550byte
    • 提供者:丁若乾
  1. ersread

    0下载:
  2. 读取合成孔径雷达图像 其中图像为合成孔径雷达海洋溢油-read synthetic aperture radar image
  3. 所属分类:2D Graphic

    • 发布日期:2017-04-07
    • 文件大小:550byte
    • 提供者:zhongyu
  1. fifo

    0下载:
  2. A First in first out buffer in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:550byte
    • 提供者:Ran
  1. EdgeDensity

    0下载:
  2. edge density extracting
  3. 所属分类:2D Graphic

    • 发布日期:2017-04-11
    • 文件大小:550byte
    • 提供者:jbb
  1. dds

    0下载:
  2. da的代码,在VHDL的编译环境下的开发。是一种集约的形式。-DA convert
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:550byte
    • 提供者:huruifang
  1. wangzhanqianrushipindaima

    0下载:
  2. 网站嵌入视频代码,主要用于在网站制作中插入视频。-Site embed video code, mainly used in the production site to insert the video.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-02
    • 文件大小:550byte
    • 提供者:
  1. pwm

    0下载:
  2. VHDL编写的PWM波控制LED亮度的程序。-Written in VHDL wave PWM LED brightness control procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:550byte
    • 提供者:飞星
  1. Bresenham-Draw_Circle

    0下载:
  2. 在TC下,利用Bresenham算法,在指定位置画出一个指定半径的圆(显示画圆过程)-In the TC, the use of Bresenham algorithm to draw a specified location in the specified radius of the circle (shown Circle process)
  3. 所属分类:Graph Drawing

    • 发布日期:2017-03-30
    • 文件大小:550byte
    • 提供者:漫无墓地
  1. OR_gate

    0下载:
  2. VHDL OR gate source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:550byte
    • 提供者:Acount
  1. ram

    0下载:
  2. 一个简单的ram,自己写的。希望对大家有用-A simple ram, write your own. Hope to useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:550byte
    • 提供者:ly
  1. ICCAVRdigital-tube

    0下载:
  2. AVR ATmega16 ICC 数码管编程源文件-The AVR ATmega16 ICC digital tube programming source files
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-09
    • 文件大小:550byte
    • 提供者:Henry
  1. counter

    0下载:
  2. module counter for VHDL on FPGA Kit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:550byte
    • 提供者:Minh
« 1 2 ... .91 .92 .93 .94 .95 198496.97 .98 .99 .00 .01 ... 199236 »
搜珍网 www.dssz.com