CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .13 .14 .15 .16 .17 198818.19 .20 .21 .22 .23 ... 199236 »
  1. hz

    0下载:
  2. 万能频率器,可以修改其中的参数,可是实现任意的分频!很方便!-Universal frequency, you can modify one of the parameters, but any implementation of the sub-band! Very convenient!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:533byte
    • 提供者:liyanjun
  1. can_intialization_code

    0下载:
  2. Can initialization code for lpc23-Can initialization code for lpc23xx
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:533byte
    • 提供者:gooofy
  1. Seven-Segment-Decoder

    0下载:
  2. 用VHDL语言在FPGA上实现将十进制bcd码转换成七段led显示码-FPGA using VHDL language to achieve will be converted to decimal bcd yards led seven segment display code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:533byte
    • 提供者:吴金通
  1. KKLcd

    0下载:
  2. code for LCD interfacing with controller starting steps to LCD initialization in 4 bit mode
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:533byte
    • 提供者:Amit
  1. universal_counter

    0下载:
  2. This a universal counter with up/down signal,min_tick,max tick. it s written with generics so every one can use it.-This is a universal counter with up/down signal,min_tick,max tick. it s written with generics so every one can use it.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:533byte
    • 提供者:Dan
  1. 5618

    0下载:
  2. dsp28027 用TLV5618进行DA转换 用于实验比较方便-dsp28027 the DA conversion with TLV5618 more convenient for experimental
  3. 所属分类:DSP program

    • 发布日期:2017-04-10
    • 文件大小:533byte
    • 提供者:yizhe
  1. honglvdeng

    0下载:
  2. Verilog HDL作为一种规范的硬件描述语言,被广泛应用于电路的设计中。他的设计描述可被不同的工具所支持,可用不同器件来实现。利用Verilog HDL语言自顶向下的设计方法设计交通灯控制系统,使其实现道路交通的正常运转,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Xilinx ISE6.02和ModelSim5.6完成综合、仿真。此程序通过下载到FPGA芯片后,可应用于实际的交通灯控制系统中。-Verilog HDL as a standard hardware
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:533byte
    • 提供者:zhaomin
  1. pso-vhdl2

    0下载:
  2. i want verilogHDL and VHDL source coding.please help me-i want verilogHDL and VHDL source coding.please help me..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:533byte
    • 提供者:a.deivaseelan
  1. led

    0下载:
  2. LED模拟交通灯。通过51单片机开发可实现LED灯模拟实现交通灯。-LED simulated traffic lights. 51 MCU development can be achieved through LED light simulation traffic lights.
  3. 所属分类:SCM

    • 发布日期:2017-03-28
    • 文件大小:533byte
    • 提供者:denglibin
  1. sy3333333

    0下载:
  2. 秒表,具有停止启动清零等功能,51单片机,定时器 秒表,具有停止启动清零等功能,51单片机,定时器-Stopwatch has stopped start clearing functions, 51, timer, stopwatch, with stop-start clearing functions, 51, Timer
  3. 所属分类:SCM

    • 发布日期:2017-12-10
    • 文件大小:533byte
    • 提供者:heyy
  1. P1

    0下载:
  2. PWM占空比改变控制直流电机,使用K60单片机-DC motor control PWM duty cycle change, use the K60 MCU
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-08
    • 文件大小:533byte
    • 提供者:Peter
  1. CLA_4

    0下载:
  2. 用verilog语言编写的CLA_4文件。CLA_4是4位超前进位加法器的源代码,该代码验证后功能正确,读者可以自行编写testbench代码进行验证。-With verilog language CLA 4 files. CLA 4 is a four-ahead adder source code after the code verification function correctly, readers can write their own testbench code for ver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:533byte
    • 提供者:huawei
« 1 2 ... .13 .14 .15 .16 .17 198818.19 .20 .21 .22 .23 ... 199236 »
搜珍网 www.dssz.com

浏览历史记录

关闭