资源列表
VerilogHDL
- 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。-This paper analyzes the FIR digital filter structure an
r410v3
- r410v3宽带路由器使用说明书TP_LINK -Manual r410v3 broadband router TP_LINK
max232
- MAX220–MAX249系列线驱动器/接收器，专为EIA/TIA- 232E以及V.28/V.24通信接口设计，尤其是无法提供±12V 电源的应用。 这些器件特别适合电池供电系统，这是由于其低功耗 关断模式可以将功耗减小到5μW以内。MAX225、 MAX233、MAX235以及MAX245/MAX246/MAX247 不需要外部元件，推荐用于印刷电路板面积有限的 应用。 -MAX220-MAX249 family of line driver/receiver
clock
- 圆盘时钟小程序，// CClockDoc construction/destruction CClockDoc::CClockDoc() { // TODO: add one-time construction code here } CClockDoc::~CClockDoc() { } BOOL CClockDoc::OnNewDocument() { if (!CDocument::OnNewDocument())
q.doc
- ）创建任意字符型有序（递增排序）单循环链表（即链表的字符元素随机在键盘上输入），长度限定在15之内； 2）打印（遍历）该链表（依次打印出表中元素值）； 3）在链表中查找第i个元素，i合法返回元素值，否则，返回FALSE； 4）在链表中查找与一已知字符相同的第一个结点，有则返回TRUE，否则，返回FALSE； 5）在链表中按照有序方式插入一已知字符元素； 6）在线性表中删除第i个结点； 7）计算链表的长度。 -) To create any character and
gauss
- 一个很好的程序：高斯列选主元法解多元线性方程-A very good program: Gaussian out how the main multi-element method solution of linear equations
MouseWheel
- vb补丁—让IDE支持MouseWheel-vb patch- let IDE support MouseWheel
PT_Simulation
- 模拟汽车发车的模型。 算法非常值得学习-Simulation model car start. Algorithm is very worthy of study
quickcg_2004
- QuickCG can be downloaded here, it s required to compile the code in the articles. quickcg.cpp quickcg.h main.cpp DevC++ users can download a project file for QuickCG here: quickcg.dev (optional DevC++ project file) The following file
Ex07
- MFC实现的学生成绩管理系统，方便实用，欢迎交流-MFC to achieve student performance management system, convenient and practical, welcomed the exchange of
wx
- 编码与解码,其中的内容一看就明白,还行还行还行-Encoding and decoding, in which the contents of a look on that line also has lines also line
Wp
- 简单实用的butterworth滤波器设计，很好用-Butterworth filter simple and practical design, very good use