资源列表
Example_2833xadc_dma
- 基于TMS320F28335的AD转换程序例子(Example of ADC program based on TMS320F28335)
counter_verilog
- DE2_70_D5M_LTM_sobel_dilation
counter_vhdl
- counter_verilog sur fpga
c251
- FM3316-GPIO驱动，可在FM3316，3312，3313上使用。(FM3316-GPIO drive and can be used on FM331633123313.)
c251-time
- FM3316定时器，可在FM3316、3312、3313上做开发。(The FM3316 timer can be developed on FM3316, 3312, and 3313.)
msp430
- msp 430 中文使用手册 和 c 注释(msp430 User manual in Chinese and c notes)
一种CML锁存器仿真
- 一种基于CML 的D 触发器仿真，其中用HSPICE方正对比了两种D触发器的延迟和功耗(A D flip-flop simulation based on CML)
c251-uart
- FM3316串口，可在FM3316、3312、3313上做开发。(The FM3316 UATR can be developed on FM3316, 3312, and 3313.)
c251EXIT
- FM3316外部中断，可在FM3312、3313、3316上使用.(The FM3316 exit can be developed on FM3316, 3312, and 3313.)
c251-I2C
- FM3316 I2C，可在FM3316、3312、3313上使用(The FM3316 I2C can be developed on FM3316, 3312, and 3313.)
StopWatch
- 利用Verilog实现数字秒表（基本逻辑设计分频器练习） 设置复位开关。当按下复位开关时，秒表清零并做好计时准备。在任何情况下只要按下复位开关，秒表都要无条件地进行复位操作，即使是在计时过程中也要无条件地进行清零操作。 设置启/停开关。当按下启/停开关后，将启动秒表输出，当再按一下启/停开关时，将终止秒表的输出。 采用结构化设计风格描述，即先设计一个10分频电路，再用此电路构建秒表电路。(Using Verilog to realize digital stopwatch (basic l
u-boot
- openJTAG 下在s3c2440 的代码，可以调试(OpenJTAG under the S3C2440 code, can be debugged)