CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .50 .51 .52 .53 .54 33155.56 .57 .58 .59 .60 ... 33645 »
  1. 程序

    0下载:
  2. 智能控制LED灯的亮灭,和强度。可用于家庭或者楼道(Intelligent control LED lights, and intensity. Can be used in a family or a corridor)
  3. 所属分类:嵌入式/单片机/硬件编程

    • 发布日期:2018-05-01
    • 文件大小:12288
    • 提供者:gabyyan
  1. led_test

    0下载:
  2. 流水灯例程,是FPGA的入手级程序,初步了解FPGA的时序(The water lamp routine is the start procedure of FPGA, and initially understands the timing of FPGA.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:754688
    • 提供者:Agnes001
  1. ws2812

    1下载:
  2. ws2812呼吸灯驱动 通过控制IO电平和延迟模拟时序,改变亮度达到呼吸效果(Ws2812 breathing lamp drive By controlling IO level and delay simulation timing, we can change brightness to achieve breathing effect.)
  3. 所属分类:嵌入式/单片机/硬件编程

    • 发布日期:2018-05-02
    • 文件大小:13217792
    • 提供者:bobo3225
  1. pmd

    0下载:
  2. 使用串口烧给芯片,可以得到跑马灯的结果,时间周期为1s。(The use of serial burn to the chip, can get the marquee results, the time period of 1s.)
  3. 所属分类:单片机开发

    • 发布日期:2018-05-01
    • 文件大小:90112
    • 提供者:konghake
  1. OLED

    0下载:
  2. 一个较好用的OLED显示代码,iic通信,淘宝店家给的(Better use of the OLED display code, given by the Taobao store)
  3. 所属分类:嵌入式/单片机/硬件编程

    • 发布日期:2018-05-01
    • 文件大小:8192
    • 提供者:lemon夏
  1. at7_ex01

    0下载:
  2. 8个LED执行流水灯。流水灯依次循环点亮。基于vivado平台编写的Verilog代码(The 8 LED executes the flow light. The flow light is turned on and out in turn. Verilog code based on vivado platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:524288
    • 提供者:24fh
  1. at7_ex03

    0下载:
  2. 使用FPGA内部的PLL产生时钟,计数器循环计数驱动LED闪烁。基于vivado平台编写的Verilog代码(Use FPGA's internal PLL to generate clock, counter cycle counting drive LED flicker. Verilog code based on vivado platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:738304
    • 提供者:24fh
  1. at7_ex04

    0下载:
  2. 通过LED闪烁控制器的代码,使用Vivado工具配置定义一个IP核,在用户工程中可随意添加这个IP核作为设计的一部分,如同Vivado自带的IP核一样方便调用和集成。(Through the code of the LED scintillation controller, the Vivado tool is configured to define a IP core, and the IP kernel can be added as part of the design at rando
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:1833984
    • 提供者:24fh
  1. at7_ex05

    0下载:
  2. 实现PC端通过UART发送数据到FPGA,FPGA将所接收到的数据同样是通过UART原本不动的发回给PC端。(The PC terminal sends data to FPGA through UART. FPGA sends the received data back to the PC end by UART.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:753664
    • 提供者:24fh
  1. dengju

    0下载:
  2. 灯具控制器的接受部分与发送部分,实现控制灯具的功能(The receiving part and sending part of lamps and lanterns controller realize the function of controlling lamps and lanterns.)
  3. 所属分类:单片机开发

    • 发布日期:2018-05-01
    • 文件大小:466944
    • 提供者:Boowoo
  1. DLL_clock_generator

    0下载:
  2. DLL is useful for the ug and pg sdents tu
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:80896
    • 提供者:rvm_82
  1. electric_MIPS

    0下载:
  2. Embedded C prgaming can be practiced
  3. 所属分类:单片机开发

    • 发布日期:2018-05-01
    • 文件大小:5013504
    • 提供者:rvm_82
« 1 2 ... .50 .51 .52 .53 .54 33155.56 .57 .58 .59 .60 ... 33645 »
搜珍网 www.dssz.com