资源列表
AGV
- 基于视觉的道路识别技术的智能小车导航源代码-the road based on visual identification of intelligent vehicle navigation source code
ttf2bdf
- FontEditor为一款字体编辑和字体格式转换工具，可满足大多数嵌入式系统对字体的需求。 本软件支持如下功能: 1.字体点阵编辑 2.支持BDF,FNT,FNB格式的互转换,BDF<-->FNT, BDF<-->FNB,FNT<-->FNB 3.将TTF,OTF文件转换为BDF,FNT,FNB格式 4.将Windows系统安装的TTF,OTF导入为BDF,FNT,FNB格式 本版本目前仅供您导入参考，不能保存，在注册后就可以使用
DMX512发送程序
- 用ARM实现DMX512数据的发送与接受！ 程序已测试，无错
c8051f020开发板上的例程
- c8051f020开发板上的例程，是购买c8051f020开发板后赠送光盘上的程序，采用c语言编写的，非常实用。
十天学会MSP430
- 好东西来的，关于郭天祥的,"十天学会MSP430",MSP430的程序及开发板原理图.
Flash存储器W25X16,W25X32,W25X64读写擦除程序
- 大容量Flash存储器W25X16,W25X32,W25X64读写擦除程序，在SST单片机上测试通过，使用了SST单片机的硬件SPI功能；也可以使用虚拟SPI的方法，在SST和STC单片机上测试通过。-Large-capacity Flash memory W25X16, W25X32, W25X64 erasable read-write procedure, SST Singlechip test is passed, the use of SST Single-chip hardware
zuizhongdianlu
- 清华大学数字电子技术课程EDA大作业一 二进制运算器及其数码管扫描显示电路(A Binary Operator and Digital Tube Scanning Display Circuit for EDA Homework of Digital Electronic Technology Course of Tsinghua University)
Verilog_Single_Cycle_CPU_check
- 用verilog写的一个单周期cpu，用于计组实验(A single cycle CPU written in Verilog for group experiment.)
好-无线通信FPGA设计-Xilinx
- 《无线通信FPGA设计》以Xilinx公司的FPGA开发平台为基础，综合FPGA和无线通信技术两个方向，通过大量的FPGA开发实例，较为详尽地描述了无线通信中常用模块的原理和实现流程，包括数字信号处理基础、数字滤波器、多速率信号处理、数字调制与解调、信道编码、系统同步、自适应滤波算法、最佳接收机，以及WCDMA系统的关键技术。《无线通信FPGA设计》概念明确、思路清晰，追求全面、系统、实用，使读者能够在较短的时间内具备无线通信领域的FPGA开发能力。(The design of wireless
24_Timer
- 使用Verilog编写的24位定时器，具有apb 总线接口，可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
verilog-axi-master
- Verilog AXI Components Readme GitHub repository: alexforencich verilog-axi
LVDS
- 实现了LVDS的发送和接收，本例程增加了握手信号实现，没有用serdes(The sending and receiving of LVDS are realized)