CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

  1. 20.1

    0下载:
  2. 最简单的数字时钟,共6位数管,最前面是秒钟,后面分别为分钟,时钟-The most simple digital clock, seconds
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:586byte
    • 提供者:姚仕享
  1. mfccmain

    0下载:
  2. It s about speech recognition to extract the features.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:586byte
    • 提供者:Ant
  1. 74181ALU

    0下载:
  2. alu功能。实现计算机的数字运算。运用的是74181芯片-alu function. The number of computer-based operations. Use the 74181 chip. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:586byte
    • 提供者:刘墉
  1. RGB

    0下载:
  2. RGB表示红色绿色蓝色的灯,通过三种灯光的顺序点亮可以实现彩色跑马灯的功能,里面加入了小小的暂停,如果光强比例合适的话,还可以发出白光-RGB red green and blue light that, by the order of three light colored marquees light up function can be achieved, which added a little pause, if the intensity ratio of the right wor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:586byte
    • 提供者:常云飞
  1. 123

    0下载:
  2. 4位并串转换器,VHDL实现。希望给大家提供参考和帮助,其中可能存在商榷位置处。-It is good sample,hope help others.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:586byte
    • 提供者:明月天涯
  1. counter16

    0下载:
  2. 16位计数器,有使能功能,可以加减计数,有异步清零位,不用有限状态机-16-bit counter, enable function, you can add and subtract counting, asynchronous clear bits without a finite state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:586byte
    • 提供者:赵永峰
  1. iir4

    0下载:
  2. iir filter design using verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:586byte
    • 提供者:Vadivelan A
  1. VGA_SYNC_TB

    0下载:
  2. TB file for text VGA_SYNC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:586byte
    • 提供者:yang gao
  1. Verilog Full Adder

    0下载:
  2. This is some real adder type stuff. To the fullest degree.
  3. 所属分类:VHDL编程

    • 发布日期:2014-04-18
    • 文件大小:586byte
    • 提供者:quetzlcoatl
  1. rgstr

    0下载:
  2. ADC12D800 source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:586byte
    • 提供者:denkins2020
  1. multi

    0下载:
  2. 实现带时钟的四比特正数相加,一个顶层文件和一个tb文件-4 bit multiply
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:586byte
    • 提供者:王一
  1. pcm_encode

    0下载:
  2. 个人觉得这个文件的左赢没那么大,就是想从这上面 -may be it is useless
  3. 所属分类:DSP program

    • 发布日期:2017-04-12
    • 文件大小:586byte
    • 提供者:陈梦芳
搜珍网 www.dssz.com